EP1C6Q240C8N IC FPGA 185 I/O 240QFP

વર્ણન

Cyclone® ઉપકરણો કસ્ટમ તર્કને અમલમાં મૂકવા માટે દ્વિ-પરિમાણીય પંક્તિ- અને કૉલમ-આધારિત આર્કિટેક્ચર ધરાવે છે.કોલમ અને પંક્તિ વિવિધ ગતિના ઇન્ટરકનેક્ટ્સ LABs અને એમ્બેડેડ મેમરી બ્લોક્સ વચ્ચે સિગ્નલ ઇન્ટરકનેક્ટ પ્રદાન કરે છે.લોજિક એરે દરેક LAB માં 10 LE સાથે LAB નો સમાવેશ કરે છે.LE એ તર્કનું એક નાનું એકમ છે જે વપરાશકર્તાના તર્ક કાર્યોનું કાર્યક્ષમ અમલીકરણ પ્રદાન કરે છે.LABs સમગ્ર ઉપકરણ પર પંક્તિઓ અને કૉલમ્સમાં જૂથબદ્ધ છે.ચક્રવાત ઉપકરણોની રેન્જ 2,910 થી 20,060 LEs વચ્ચે છે.M4K RAM બ્લોક્સ એ 4K બિટ્સ મેમરી વત્તા પેરિટી (4,608 બિટ્સ) સાથેના સાચા ડ્યુઅલ-પોર્ટ મેમરી બ્લોક્સ છે.આ બ્લોક્સ 250 મેગાહર્ટ્ઝ સુધી 36-બિટ્સ પહોળા સુધી સમર્પિત સાચા ડ્યુઅલ-પોર્ટ, સરળ ડ્યુઅલ-પોર્ટ અથવા સિંગલ-પોર્ટ મેમરી પ્રદાન કરે છે.આ બ્લોક્સને ચોક્કસ LAB ની વચ્ચે સમગ્ર ઉપકરણમાં કૉલમમાં જૂથબદ્ધ કરવામાં આવે છે.ચક્રવાત ઉપકરણો એમ્બેડેડ રેમના 60 થી 288 Kbits વચ્ચે ઓફર કરે છે.દરેક ચક્રવાત ઉપકરણ I/O પિનને ઉપકરણની પરિઘની આસપાસ LAB પંક્તિઓ અને કૉલમ્સના છેડે સ્થિત I/O તત્વ (IOE) દ્વારા ખવડાવવામાં આવે છે.I/O પિન વિવિધ સિંગલ-એન્ડેડ અને ડિફરન્શિયલ I/O ધોરણોને સપોર્ટ કરે છે, જેમ કે 66- અને 33-MHz, 64- અને 32-bit PCI સ્ટાન્ડર્ડ અને LVDS I/O સ્ટાન્ડર્ડ 640 Mbps સુધી.પ્રત્યેક IOE માં ઇનપુટ, આઉટપુટ અને આઉટપુટ-સક્ષમ સિગ્નલોની નોંધણી માટે દ્વિદિશીય I/O બફર અને ત્રણ રજિસ્ટર હોય છે.દ્વિ-હેતુ DQS, DQ, અને DM પિન સાથે વિલંબ સાંકળો (ડીડીઆર સિગ્નલોને તબક્કાવાર સંરેખિત કરવા માટે વપરાય છે) 133 MHz (266 Mbps) સુધીના DDR SDRAM જેવા બાહ્ય મેમરી ઉપકરણો અને FCRAM ઉપકરણો સાથે ઇન્ટરફેસ સપોર્ટ પૂરો પાડે છે.ચક્રવાત ઉપકરણો વૈશ્વિક ઘડિયાળ નેટવર્ક અને બે PLL સુધી પ્રદાન કરે છે.વૈશ્વિક ઘડિયાળ નેટવર્કમાં આઠ વૈશ્વિક ઘડિયાળ રેખાઓ છે જે સમગ્ર ઉપકરણ પર ચાલે છે.વૈશ્વિક ઘડિયાળ નેટવર્ક ઉપકરણની અંદરના તમામ સંસાધનો માટે ઘડિયાળો પ્રદાન કરી શકે છે, જેમ કે IOEs, LEs અને મેમરી બ્લોક્સ.વૈશ્વિક ઘડિયાળ રેખાઓનો ઉપયોગ નિયંત્રણ સંકેતો માટે પણ થઈ શકે છે.ચક્રવાત પીએલએલ ઘડિયાળના ગુણાકાર અને તબક્કાના સ્થળાંતર સાથે સામાન્ય હેતુની ઘડિયાળ તેમજ હાઇ-સ્પીડ વિભેદક I/O સપોર્ટ માટે બાહ્ય આઉટપુટ પ્રદાન કરે છે.